• 1
  • 2
  • <table id="swbn0"></table>

  • <table id="swbn0"></table>

    <wbr id="swbn0"><legend id="swbn0"></legend></wbr>
  • 位置:51電子網 » 技術資料 » 其它綜合

    MPC8xx系列處理器的嵌入式系統電源設計

    發布時間:2007/8/30 訪問次數:35866

    作者:北方工業大學 朱書善 王俊卿 胡玉祥


    Motorola公司的PowerPC嵌入式處理器在全球通信處理器市場上處于無可爭議的領先地位(占據70%以上的市場份額),這主要應當歸功于PowerQUICC系列的PowerPC嵌入式處理器芯片,即MPC8xx系列處理器(包括MPC823、MPC850、MPC855、MPC860等)。


    MPC8xx系列嵌入式處理器電源模塊的結構和特性與其它類型的嵌入式處理器有較大差異,與微控制器(MCU)和數字信號處理器(DSP)差別更大。正確了解和理解其結構和特點,對于其外部電源電路設計是非常重要的。因此,首先介紹電源模塊的功能框圖和電源引唧,然后在此基礎上說明電源電路的設計方法和實用電路。


    1 MPc8xx系列處理器電源系統


    為了保證電池供電系統的電池壽命,MPC8xx系列處理器的電源系統提供了5種類型的節電模式:正常模式(包括正常高和正常低2個模式)、磕睡模式、睡眠模式、深度睡眠模式和下電模式。為此,MPC8xx系列處理器設計了如圖1所示的電源系統結構,其電源引腳描述如表l所列。




    由圖1可知,MPC8xx處理器內置有4種不同的電源平面,通常稱之為供電軌道。系統設計者可以為每一種供電軌道提供一種電源。其中,I/O緩沖器、系統鎖相環(SPLL—System Phase—Locked Loop)的數字部分和時鐘控制部分電路是由VDDH引腳提供的3.3V±5%電源供電的,在此稱之為VDDH供電軌道;內部邏輯(包括PowerPC嵌入式處理器模塊、通信處理器模塊和系統接口單元等的邏輯電路)和時鐘驅動是由VDDL引腳提供的3.3V電源供電,在此稱之為VDDL,供電軌道;為了提高系統時鐘信號(CLKOUT)的穩定性,SPLL模擬部分需要一個獨立的3.3V供電電源,其由VDDSYN引腳提供,在此稱之為VDDSYN供電軌道;主振蕩器模塊(OSCM)、時基計數器(TB—Timebase Counter)、遞減器(DEC—Derementer)、周期中斷定時器(PIT—Periodic Interrupt Timer)、實時時鐘(RTC—Real-Time Clock)、系統時鐘與復位控制寄存器(SCCR—System Clock and Reset Control Register)、鎖相環低功耗與復位控制寄存器(PLPRCR—PLL,Low—Power and Reset Control Register)和復位狀態寄存器(RSR—Reset Status Register)是由保持有效電源(KAPWR—Keep—alive-Power)引腳提供的電源供電的,在此稱之為KAPWR供電軌道。這種體系結構的供電方式允許設計者在睡眠、深度睡眠或下電模式期間,關閉VDDH、VDDL和VDDSYN引腳的電源。設計者可以使用定時器溢出輸出的TEXP引腳信號控制外部供電電路,在關閉上述3種電源后,保持KAPWR供電軌道的電源,從而最大限度地提高電池的壽命。


    當MPC8xx處理器處在正常工作模式(包括正常高和正常低工作模式)時,其內部絕大部分電路的電源是自正常供電引腳一VDDH、VDDL和VSS提供的,采用這樣供電方案的目的是在系統空閑時降低其功耗。但是,需要注意的是,正常工作模式的各供電軌道對電源電壓的要求。由圖1可知,在正常工作模式時,通常要求VDDH的電源電壓大干或等于VDDL的電源電壓;VDDH電源電壓大于KAPWR電源電壓。由于KAPWR通常是由外部帶有后備電池供電電路提供的,因此需要在供電電路中加入正常工作電壓與后備電池之間的切換電路,這樣就使得對KAPWR供電電壓要有一定程度的降低。通常,若VDDH和VDDL供電電壓為3.3V,則KAPWR2.9V~3.3V。


    MPC8xx處理器的系統配置與保護模塊寄存器(包括PIT、RTC、TB和DEC)和系統時鐘、電源和復位控制寄存器(包括SCCR、PLPRCR和RSR)是由KAPWR供電的,這些寄存器都有與其關聯的寫保護寄存器,通常稱之為鑰匙寄存器。當MPC8xx處理器進入下電模式之后,系統主電源(VDDH和VDDL)被斷開,這些寄存器值就被自動保護起來。若在主電源斷開之前,不進入下電模式,則會丟失數據。因此,為了保護系統的關鍵數據,通過寫與其關聯的鑰匙寄存器來鎖定由KAPWR供電的寄存器。一旦鎖定了一個寄存器,就不能對其進行寫操作,若要試圖進行寫,則會產生一個檢錯中斷。在KAPR供電軌道區域內的每個寄存器都有一個可以處于打開或鎖定狀態的鑰匙寄存器。在上電復位時,除了實時時鐘鑰匙寄存器外,所有鑰匙寄存器都被打開。每個鑰匙寄存器在內部存儲器圖中都有一個與其關聯的地址,若寫0x55CCAA33到任何一個鑰匙寄存器,則與此鑰匙寄存器對應的寄存器就被打開,此時此寄存器就可以訪問了;若寫其它值,則其將被鎖定。例如,寫Ox55CCAA33到鑰匙寄存器RTCK,則將允許用戶訪問RTC寄存器。


    MPC8xx處理器除了采用上述的節電方案外,在通信處理器模塊(CPM)中還設計了自己的節電機制邏輯電路,當CPM空閑時,此邏輯電路就自動關閉其時鐘。


    2 MPC8xx處理器各種功耗模式之間的切換

    作者:北方工業大學 朱書善 王俊卿 胡玉祥


    Motorola公司的PowerPC嵌入式處理器在全球通信處理器市場上處于無可爭議的領先地位(占據70%以上的市場份額),這主要應當歸功于PowerQUICC系列的PowerPC嵌入式處理器芯片,即MPC8xx系列處理器(包括MPC823、MPC850、MPC855、MPC860等)。


    MPC8xx系列嵌入式處理器電源模塊的結構和特性與其它類型的嵌入式處理器有較大差異,與微控制器(MCU)和數字信號處理器(DSP)差別更大。正確了解和理解其結構和特點,對于其外部電源電路設計是非常重要的。因此,首先介紹電源模塊的功能框圖和電源引唧,然后在此基礎上說明電源電路的設計方法和實用電路。


    1 MPc8xx系列處理器電源系統


    為了保證電池供電系統的電池壽命,MPC8xx系列處理器的電源系統提供了5種類型的節電模式:正常模式(包括正常高和正常低2個模式)、磕睡模式、睡眠模式、深度睡眠模式和下電模式。為此,MPC8xx系列處理器設計了如圖1所示的電源系統結構,其電源引腳描述如表l所列。




    由圖1可知,MPC8xx處理器內置有4種不同的電源平面,通常稱之為供電軌道。系統設計者可以為每一種供電軌道提供一種電源。其中,I/O緩沖器、系統鎖相環(SPLL—System Phase—Locked Loop)的數字部分和時鐘控制部分電路是由VDDH引腳提供的3.3V±5%電源供電的,在此稱之為VDDH供電軌道;內部邏輯(包括PowerPC嵌入式處理器模塊、通信處理器模塊和系統接口單元等的邏輯電路)和時鐘驅動是由VDDL引腳提供的3.3V電源供電,在此稱之為VDDL,供電軌道;為了提高系統時鐘信號(CLKOUT)的穩定性,SPLL模擬部分需要一個獨立的3.3V供電電源,其由VDDSYN引腳提供,在此稱之為VDDSYN供電軌道;主振蕩器模塊(OSCM)、時基計數器(TB—Timebase Counter)、遞減器(DEC—Derementer)、周期中斷定時器(PIT—Periodic Interrupt Timer)、實時時鐘(RTC—Real-Time Clock)、系統時鐘與復位控制寄存器(SCCR—System Clock and Reset Control Register)、鎖相環低功耗與復位控制寄存器(PLPRCR—PLL,Low—Power and Reset Control Register)和復位狀態寄存器(RSR—Reset Status Register)是由保持有效電源(KAPWR—Keep—alive-Power)引腳提供的電源供電的,在此稱之為KAPWR供電軌道。這種體系結構的供電方式允許設計者在睡眠、深度睡眠或下電模式期間,關閉VDDH、VDDL和VDDSYN引腳的電源。設計者可以使用定時器溢出輸出的TEXP引腳信號控制外部供電電路,在關閉上述3種電源后,保持KAPWR供電軌道的電源,從而最大限度地提高電池的壽命。


    當MPC8xx處理器處在正常工作模式(包括正常高和正常低工作模式)時,其內部絕大部分電路的電源是自正常供電引腳一VDDH、VDDL和VSS提供的,采用這樣供電方案的目的是在系統空閑時降低其功耗。但是,需要注意的是,正常工作模式的各供電軌道對電源電壓的要求。由圖1可知,在正常工作模式時,通常要求VDDH的電源電壓大干或等于VDDL的電源電壓;VDDH電源電壓大于KAPWR電源電壓。由于KAPWR通常是由外部帶有后備電池供電電路提供的,因此需要在供電電路中加入正常工作電壓與后備電池之間的切換電路,這樣就使得對KAPWR供電電壓要有一定程度的降低。通常,若VDDH和VDDL供電電壓為3.3V,則KAPWR2.9V~3.3V。


    MPC8xx處理器的系統配置與保護模塊寄存器(包括PIT、RTC、TB和DEC)和系統時鐘、電源和復位控制寄存器(包括SCCR、PLPRCR和RSR)是由KAPWR供電的,這些寄存器都有與其關聯的寫保護寄存器,通常稱之為鑰匙寄存器。當MPC8xx處理器進入下電模式之后,系統主電源(VDDH和VDDL)被斷開,這些寄存器值就被自動保護起來。若在主電源斷開之前,不進入下電模式,則會丟失數據。因此,為了保護系統的關鍵數據,通過寫與其關聯的鑰匙寄存器來鎖定由KAPWR供電的寄存器。一旦鎖定了一個寄存器,就不能對其進行寫操作,若要試圖進行寫,則會產生一個檢錯中斷。在KAPR供電軌道區域內的每個寄存器都有一個可以處于打開或鎖定狀態的鑰匙寄存器。在上電復位時,除了實時時鐘鑰匙寄存器外,所有鑰匙寄存器都被打開。每個鑰匙寄存器在內部存儲器圖中都有一個與其關聯的地址,若寫0x55CCAA33到任何一個鑰匙寄存器,則與此鑰匙寄存器對應的寄存器就被打開,此時此寄存器就可以訪問了;若寫其它值,則其將被鎖定。例如,寫Ox55CCAA33到鑰匙寄存器RTCK,則將允許用戶訪問RTC寄存器。


    MPC8xx處理器除了采用上述的節電方案外,在通信處理器模塊(CPM)中還設計了自己的節電機制邏輯電路,當CPM空閑時,此邏輯電路就自動關閉其時鐘。


    2 MPC8xx處理器各種功耗模式之間的切換

    相關IC型號

    熱門點擊

     

    推薦技術資料

    羅盤誤差及補
    造成羅盤誤差的主要因素有傳感器誤差、其他磁材料... [詳細]
    版權所有:51dzw.COM
    深圳服務熱線:+86-0755-83030533   13751165337
    粵ICP備09112631號-6(miitbeian.gov.cn)
    公網安備44030402000607
    深圳市碧威特網絡技術有限公司
    付款方式


    欧美亚洲国产精品综合在线|精品日韩AV一区二区三区|操操人人操操操操操操人人|国产插插中文字幕|在线亚洲精品自拍